基于FlexRay协议的媒体访问控制设计

由于缺乏确定性，同步和容错机制，当前广泛使用的车辆总线技术（例如CAN，VAN，LIN等）无法满足要求。 FlexRay联盟促进了FlexRay的标准化，使其成为新一代的汽车内部网络。
协议书。 FlexRay专注于当今汽车行业的一些核心需求，包括更快的数据速率，更灵活的数据通信，更全面的拓扑选择和容错计算。
FlexRay总线中的每个访问终端都称为一个节点。该节点主要由四个部分组成：电源系统（Power Supply），总线驱动程序（Bus Driver），固化了FlexRay通信协议的通信控制器（Communication Controller）和主机（Host）。
通信控制器是通信节点的核心设备。它的主要功能包括媒体访问控制，时钟同步，编解码器，协议操作控制等。
媒体访问控制功能是通信控制器的核心功能。它解决了数据进入FlexRay通信控制器的方式，并为通信控制器的编码和解码功能准备了时间和数据。
本文提出了一种FlexRay通信控制器媒体访问控制的设计方法。该方法直接访问内存，大大缩短了获取配置的时间；设计更加精简，可以确保通信的稳定性。
1媒体访问控制的设计本文提出的基于存储方法的媒体访问控制的实现方法包括以下步骤：首先，媒体访问控制模块的所有子模块都工作在统一的时钟域中，用户与媒体访问控制有关的配置信息被写入内存；然后，媒体访问控制的每个子模块直接从内存中读取信息。媒体访问控制的原理图如图1所示。
时钟产生模块根据用户的配置信息，根据控制器的晶体振荡器产生的最小时钟差，形成系统所需的时钟周期。控制模块还根据用户配置的信息，将时钟周期分为四个独立的段，即静态段，动态段，符号窗口，网​​络空闲段。
定时器模块根据用户配置信息实现定时功能，用于记录媒体访问控制所需的时间。图1媒体访问控制原理图1.1时钟生成模块时钟生成模块实现媒体访问控制所需的时钟周期，为编解码器功能准备时间，并同时将信息传输到控制模块。
该模块首先从内存中读取所需的配置信息，主要是gMacroPerCycle，gdStaTIcSlot和pMicroPerCycle。时钟生成模块根据这些配置信息执行初始化操作，然后等待晶体振荡器的最小时钟滴答（vMicroTIck）。
当最小时钟节拍大于或等于pMicroPerCycle /（gMacroPerCycle-1）时，模块将生成一个周期。时钟生成模块的处理流程如图2所示。
图2时钟生成模块的处理流程